摘 要
本文介紹了一種自頂向下分層設(shè)計多功能數(shù)字頻率計的設(shè)計方法。該頻率計采用VHDL硬件描述語言編程以MAX+PLUSⅡ為開發(fā)環(huán)境，極大地減少了硬件資源的占用。數(shù)字頻率計模塊劃分的設(shè)計具有相對獨立性，可以對模塊單獨進(jìn)行設(shè)計、調(diào)試和修改，縮短了設(shè)計周期。該數(shù)字頻率計的測量范圍為l0Hz～10MHz，響應(yīng)時間小于等于15秒；其測試結(jié)果由4只七段數(shù)碼管穩(wěn)定顯示，測量誤差小于等于1％ 。仿真波形與分析結(jié)果表明，所設(shè)計的電路通過硬件仿真能夠滿足數(shù)字頻率計的功能要求，具有理論與實踐意義，實現(xiàn)了電子電路自動化的過程。數(shù)字頻率計模塊劃分的設(shè)計具有相對獨立性，可以對模塊單獨進(jìn)行設(shè)計、調(diào)試和修改，縮短了設(shè)計周期。
關(guān)鍵詞：VHDL 數(shù)字頻率計 EDA MAX+PLUSⅡ