摘　　要

本設(shè)計(jì)是基于FPGA的一個(gè)簡(jiǎn)易數(shù)字頻率計(jì)，利用Verilog硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了頻率計(jì)內(nèi)部功能模塊，采用了等精度測(cè)量的方法，并結(jié)合NIOS軟核CPU嵌入FPGA，構(gòu)成SOPC系統(tǒng)，利用NIOS軟核對(duì)數(shù)據(jù)浮點(diǎn)運(yùn)算處理，管理人機(jī)交換界面實(shí)時(shí)顯示，跟傳統(tǒng)FPGA+單片機(jī)的多芯片系統(tǒng)方案相比更加靈活，系統(tǒng)體積小和功耗小等優(yōu)勢(shì)，具備軟硬件在系統(tǒng)可編程的功能。
本設(shè)計(jì)測(cè)量頻率的方法采用的是等精度測(cè)量法，相比直接測(cè)頻法和測(cè)周法有精度更高的特點(diǎn)。前端信號(hào)輸入調(diào)理采用寬帶放大器AD811對(duì)微弱信號(hào)進(jìn)行放大，經(jīng)過比較器整形調(diào)理后，F(xiàn)PGA進(jìn)行采用測(cè)量，系統(tǒng)實(shí)時(shí)性好，精度高。

關(guān)鍵詞：等精度 頻率計(jì) FPGA NIOS Verilog



目 錄
摘　　要 I
ABSTRACT II
1 概 述 1
2 系統(tǒng)方案分析及比較選擇 3
2.1 方案構(gòu)想 3
2.2 方案比較及選用依據(jù)： 4
3 工作原理及其系統(tǒng)框圖 5
3.1 計(jì)數(shù)式直接測(cè)頻法 5
3.2 計(jì)數(shù)式直接測(cè)周期 6
3.3 等精度測(cè)量原理 7
4 硬件系統(tǒng)實(shí)現(xiàn) 10
4．1 硬件系統(tǒng)原理圖 10
4．1．1放大電路的選擇 10
4．1．2 整形電路 13
4．2 FPGA控制電路 15
4.2.1 FPGA芯片選型 15
4.2.2 FPGA最小系統(tǒng)搭建 16
4.3 FPGA內(nèi)部模塊 19
4.3.1系統(tǒng)總體框圖 19
4.3.2 同步預(yù)置模塊 20
4.3.3 頻率計(jì)數(shù)模塊、時(shí)間計(jì)數(shù)模塊 21
4.3.4 數(shù)據(jù)輸出模塊，計(jì)數(shù)器清零模塊 21
5 軟件系統(tǒng)實(shí)現(xiàn) 23
5．1 主程序框圖 23
5．2 NIOS II 軟核 23
5．3．NIOS外部接口與內(nèi)部介紹 24
5．3．1 nios軟核原理框圖 24
5．3．2 nios軟核外部接口 24
6 遇到問題，分析問題，解決問題 25
6．1 輸入阻抗問題 25
6．2 放大器選擇問題 25
7 電路抗干擾措施 26
8 系統(tǒng)指標(biāo)測(cè)試 27
9 結(jié)束語(yǔ) 28
參考文獻(xiàn) 29
附錄1：FPGA硬件描述語(yǔ)言代碼 30
附錄2：NIOS C語(yǔ)言程序代碼 33


概 述

隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅速發(fā)展，特別是單片微機(jī)和片上可編程系統(tǒng)的出現(xiàn)和發(fā)展，使傳統(tǒng)的電子測(cè)量?jī)x器在原理、功能、精度及自動(dòng)化水平等方面都發(fā)生了巨大的變化，形成一種完全突破傳統(tǒng)概念的新一代測(cè)量?jī)x器。頻率計(jì)廣泛采用了高速集成電路和大規(guī)模集成電路，使儀器在小型化、耗電、可靠性等方面都發(fā)生了重大的變化。傳統(tǒng)的頻率計(jì)測(cè)量誤差較大，等精度頻率計(jì)以其測(cè)量準(zhǔn)確、精度高、方便等優(yōu)勢(shì)將得到廣泛的應(yīng)用。
頻率計(jì)是電子計(jì)數(shù)器的一種，在電子技術(shù)領(lǐng)域內(nèi)，頻率與電壓一樣，也是一個(gè)基本參數(shù)。目前，隨著電子技術(shù)、微電子技術(shù)、數(shù)字技術(shù)、計(jì)算機(jī)科學(xué)的發(fā)展，電子計(jì)數(shù)器已經(jīng)大量采用大規(guī)模、超大規(guī)模集成電路，尤其是與微處理器相結(jié)合，實(shí)現(xiàn)了程控化和智能化，頻率計(jì)不斷得到發(fā)展和完善。尤其是近代以來(lái)，隨著電子工業(yè)的飛速發(fā)展，EDA技術(shù)的問世，新型的頻率計(jì)具有測(cè)量精度高、速度快、自動(dòng)化程度高、直接數(shù)字顯示、操作簡(jiǎn)便等特點(diǎn)。在此基礎(chǔ)上附加參數(shù)轉(zhuǎn)換電路，可以完成多參數(shù)、多功能測(cè)量，應(yīng)用前景非常廣闊。



參考文獻(xiàn)
[1] 夏宇聞，2008，《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》[M],北京航空航天大學(xué)出版社。
[2] 蔡偉綱，2007，《Nios II軟件架構(gòu)解析》[M]，西安電子科技大學(xué)出版社。
[3] 周立功，2006，《SOPC嵌入式系統(tǒng)基礎(chǔ)教程》[M]，北京航空航天大學(xué)出版社。
[4] ALTERA公司， 《Cyclone-EP2C5使用手冊(cè)》[EB/OL]。
[5] 周樹南、張伯頤，2006，《電路與電子學(xué)基礎(chǔ)》[M]，科學(xué)出版社。
[6] 馬義忠、常蓬彬、馬浚，2005，《數(shù)字邏輯與數(shù)字系統(tǒng)》[M]，高等教育出版社。
[7] 黃智偉 ，2006，《全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽系統(tǒng)設(shè)計(jì)》[M]，北京航空航天大學(xué)出版社。
[8] 李鳳霞，2004，《C語(yǔ)言程序設(shè)計(jì)教程》[M]，北京理工大學(xué)出版社。
[9] 吳繼華，2006，《設(shè)計(jì)與驗(yàn)證Verilog HDL》[M]，人民郵電出版社。
[10] 張洪潤(rùn)，2009，《FPGA/CPLD應(yīng)用設(shè)計(jì)200例》[M]，北京航空航天大學(xué)出版社。