畢業(yè)設(shè)計(jì) 基于FPGA的串行通訊設(shè)計(jì)

基于FPGA的串行通訊設(shè)計(jì)
摘  要
FPGA是大規(guī)模集成電路技術(shù)發(fā)展的產(chǎn)物，是一種半定制的集成電路。與單片機(jī)相比FPGA的運(yùn)行速度快并且有處理更復(fù)雜功能的能力。FPGA結(jié)合計(jì)算機(jī)軟件技術(shù)(EDA技術(shù))可以快速、方便地構(gòu)建數(shù)字系統(tǒng)。通用異步接收發(fā)送器(UART)是一種短距離串行傳輸接口，在數(shù)字通信和控制系統(tǒng)中得到了廣泛應(yīng)用。本設(shè)計(jì)使用Altera 的FPGA 器件，將UART的核心功能嵌入到FPGA內(nèi)部，不但實(shí)現(xiàn)了電路異步通訊的主要功能，而且使電路更加緊湊、穩(wěn)定、可靠。
本設(shè)計(jì)包含UART 的發(fā)送模塊、接收模塊和波特率發(fā)生器，所有功能的實(shí)現(xiàn)全部采用Verilog HDL硬件描述語(yǔ)言來(lái)進(jìn)行描述。在QuartusII 軟件開發(fā)環(huán)境下實(shí)現(xiàn)文件編譯，并在Modelsim 環(huán)境下進(jìn)行了功能仿真。結(jié)果表明該UART 功能正確、穩(wěn)定、可靠, 可以很好地應(yīng)用于異步串行通訊中。

關(guān)鍵詞： FPGA；通用異步接收發(fā)送器（UART）；Verilog HDL

 
The Design of Serial Communication based on FPGA
Abstract
FPGA is a product of large-scale integrated circuit technological development, it is a semi-custom integrated circuits .FPGA runs faster than SCM, it has the capacity of dealing with more complex functions.FPGA combined with computer software technology (EDA technology) can be quickly and easily build digital systems.UART(Universal Asynchronous Receiver Transmitter) is a short-haul serial communication interface which is widely used in digital communication and control system. This design uses Altera's FPGA device, the UART's core function is embedded into the FPGA,which not only achieves main asynchronous communication function of the whole circuit , but also makes the whole circuit simple , stable and reliable.
This design includes the Transmitter Logic,the Receiver Logic and the Baudrate Generator. All functions are given by VerilogHDL. All documents were compiled under QuartusII environment and the functions are simulated under Modelsim environment .The result of the simulations and synthesis shows that the UART’s function correctly, stable, reliable, and can be widely used in asynchronous serial communication.

Key words :  FPGA；UART；Verilog HDL 

目  錄
摘  要 I
Abstract II
第一章 緒論 1
1.1 異步串行通訊概述 1
1.2 FPGA在串行通訊中的應(yīng)用 1
1.3 選題背景和意義 2
第二章 FPGA及其配置 3
2.1 FPGA的基本結(jié)構(gòu)及其特點(diǎn) 3
2.1.1 FPGA的基本結(jié)構(gòu)介紹 3
2.1.2 FPGA的特點(diǎn) 5
2.2 FPGA的配置 5
2.2.1 FPGA的配置方式 6
2.2.2 FPGA配置流程及配置引腳定義 7
2.2.3 配置芯片EPC2的工作過(guò)程 8
第三章 基于FPGA的串行通訊總體設(shè)計(jì) 10
3.1 串行通信設(shè)計(jì)思路 10
3.2 UART模塊概述 10
3.3 UART通信原理 11
3.4 通信接口 11
3.5 串行通訊總體方案 13
第四章 UART模塊的設(shè)計(jì)與實(shí)現(xiàn) 15
4.1 UART 核心模塊的設(shè)計(jì) 15
4.1.1 波特率發(fā)生器 15
4.1.2 串行數(shù)據(jù)接收模塊 17
4.1.3 串行數(shù)據(jù)發(fā)送模塊 22
4.2 圖表模塊設(shè)計(jì) 24
4.2.1 波特率發(fā)生器模塊 24
4.2.2 配置寄存器模塊 25
4.2.3 接收數(shù)據(jù)模塊 25
4.2.4 接收數(shù)據(jù)幀模塊 25
4.2.5 發(fā)送數(shù)據(jù)模塊 26
4.2.6 發(fā)送數(shù)據(jù)幀模塊 26
4.2.7 幀處理模塊 26
4.2.8 RS232模塊 27
4.2.9 頂層模塊 27
4.3 UART模塊設(shè)計(jì)總結(jié) 27
第五章 編譯工具Altera Quartus II 的應(yīng)用和功能仿真軟件Modelsim簡(jiǎn)介 28
5.1 Altera Quartus II 3.0設(shè)計(jì)流程 28
5.2 圖表和原理圖編輯器 28
5.2.1 圖表模塊設(shè)計(jì)流程 29
5.2.2 模塊編譯器 29
5.3 Modelsim簡(jiǎn)介 31
5.4 Modelsim仿真方法 32
5.4.1 前仿真 32
5.4.2 后仿真 32
5.4.3 Modelsim仿真的基本步驟 32
第六章 文件編譯與功能仿真 36
6.1 文件編譯 36
6.2 仿真結(jié)果 37
6.3 功能仿真總結(jié) 40
參考文獻(xiàn) 41
附錄A 硬件原理圖 43
附錄B 程序源代碼 44
致謝 57