低電壓數(shù)字系統(tǒng)電源設(shè)計(jì)技術(shù)
在計(jì)算機(jī)和通信領(lǐng)域，為了降低系統(tǒng)功耗提高電源效率，系統(tǒng)工作電壓越來越低；另外，隨著信息技術(shù)和微電子工藝技術(shù)的高速發(fā)展，器件的特征尺寸越來越小，集成電路的電源電壓也越來越低。低電壓器件的成本更低，性能更優(yōu)，所以各大半導(dǎo)體公司都將3．3V、2.5V等低電壓集成電路作為推廣重點(diǎn)，如高端的DSP、PLD／FPGA產(chǎn)品已廣泛采用3.3V、2．5V甚至1．8V、1 5V供電。因此，低電壓數(shù)字系統(tǒng)的電源設(shè)計(jì)，是電子工程師面臨的嚴(yán)峻挑戰(zhàn)。

1 采用低壓差線性穩(wěn)壓器(LDO)
低壓差線性穩(wěn)壓器的突出優(yōu)點(diǎn)是具有最低的成本、最低的噪聲和最低的靜態(tài)電流。它