基于FPGAD的數(shù)字頻率計(jì)設(shè)計(jì)
27頁 1.4萬字

在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有十分密切的關(guān)系，因此頻率的測(cè)量就顯得更加重要。通過運(yùn)用Verilog HDL語言，采用Top To Down的方法，實(shí)現(xiàn)8位數(shù)字頻率計(jì)，并利用MAX+PLUSII集成開發(fā)環(huán)境進(jìn)行編輯、綜合、波形仿真，并下載到FPGA器件中，經(jīng)實(shí)際電路測(cè)試，該系統(tǒng)性能可靠。

【關(guān)鍵詞】硬件描述語言 現(xiàn)場(chǎng)可編程門陣列 頻率計(jì) 頻率測(cè)量


目錄
前言．．．．．．．．．．．．．．．．．．．．．．1
第一章 FPGA及Verilog HDL．．．．．．．．．．．．．．．．．．．2
1.1 FPGA簡(jiǎn)介．．．．．．．．．．．．．．．．．．2
1.2 Verilog HDL 概述．．．．．．．．．．．．．．．．．．．．．．．．2
第二章 數(shù)字頻率計(jì)的設(shè)計(jì)原理．．．．．．．．．．．．．．．．．．．．．3
2.1 設(shè)計(jì)要求．．．．．．．．．．．．．．．．．．．．．．．．．．．3
2.2 頻率測(cè)量．．．．．．．．．．．．．．．．．．．．．．．．．．．．．3
2.3 方案提出及確定．．．．．．．．．．．．．．．．．．．．．．．．．．4
2.4系統(tǒng)設(shè)計(jì)與方案論證．．．．．．．．．．．．．．．．．．5
2.5小結(jié)．．．．．．．．．．．．．．7
第三章 數(shù)字頻率計(jì)的設(shè)計(jì)．．．．．．．．．．．．．．．．．．8
3.1系統(tǒng)設(shè)計(jì)頂層電路原理圖．．．．．．．．．．．．．．．．．．8
3.2功能模塊設(shè)計(jì)．．．．．．．．．．．．．．．．．．．．．．．．．．．．9
3.3小結(jié)．．．．．．．．．．．．．．．．．．．．．．．．．．．．．14
第四章 軟件的測(cè)試．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．15
4.1測(cè)試的環(huán)境——MAX+plusII．．．．．．．．．．．．．．．．．．．．．．15
4.2調(diào)試和器件編程．．．．．．．．．．．．．．．．．．．15
4.3頻率測(cè)試．．．．．．．．．．．．．．．．．16
4.4小結(jié)．．．．．．．．．．．．．．．．．．．．．．．17
附 錄．．．．．．．．．．．．．．．．．．．．．．．．．18
總 結(jié)．．．．．．．．．．．．．．．．．．．．．．．．．．22
參考文獻(xiàn)．．．．．．．．．．．．．．．．．．．．．．．．23
致 謝．．．．．．．．．．．．．．．．．．．．．．．．．24

參考文獻(xiàn)

[1]趙曙光、郭萬有、楊頒華編著可編程邏輯器件原理、開發(fā)與應(yīng)用［M］西安電子科技大學(xué)出版社，130~145
[2]陳賾，主編 朱如琪、羅杰、王建明，魯放編著CPLD/FPGA與ASIC設(shè)計(jì)實(shí)踐教程, 科學(xué)出版社出版，北京。232~268
[3]徐志軍，大規(guī)?？删幊踢壿嬈骷捌鋺?yīng)用［M］.成都：電子科技大學(xué)出版。[4]李輝編著 PLD與數(shù)字系統(tǒng)設(shè)計(jì)[M].成都：電子科技大學(xué)
[5]杜建國編著 Verilog HDL硬件描述語言 國防工業(yè)出版社
[6]趙雅興．FPGA原理、設(shè)計(jì)與應(yīng)用［M］．天津：天津大學(xué)出版社
[7]李景華，杜玉遠(yuǎn)．可編程邏輯器件與EDA技術(shù)［M］．沈陽：東北大學(xué)出版社
[8]顧巨峰，周浩洋，朱建華?基于可編程邏輯器件（Lattice）的多功能數(shù)字頻率計(jì)［J］