數(shù)字頻率計(jì)
1.37萬(wàn)字 19頁(yè)
有詳細(xì)的電路圖，流程圖，框圖，仿真圖等
包含部分程序代碼


數(shù)字頻率計(jì)是一種計(jì)算單位時(shí)間內(nèi)的信號(hào)變化的數(shù)值的儀器。
　　此課題的具體要求是：
　?。?）：對(duì)輸入的TTL電平進(jìn)行測(cè)量，測(cè)量的范圍是1～9999。用四個(gè)LCD顯示譯碼器分別表示個(gè)位，十位，百位，千位。
　?。?）：要求要有相當(dāng)?shù)木_度，不能產(chǎn)生太大誤差；完成測(cè)量的同時(shí)，要平穩(wěn)的顯示出來(lái)，不能產(chǎn)生抖動(dòng)或不穩(wěn)定的情況。
　?。?）：完成了基本的要求之后，可以試著完成高位滅零功能。即是說(shuō)在被測(cè)數(shù)值沒(méi)達(dá)到某一位時(shí)，這一位的顯示應(yīng)該是無(wú)而不是零。以之區(qū)別是測(cè)量值太低或者是超出了測(cè)量范圍。
由于是計(jì)算單位時(shí)間內(nèi)的信號(hào)的變化。所以要有一個(gè)可以提供標(biāo)準(zhǔn)時(shí)間的設(shè)計(jì)。我們想的使用一個(gè)穩(wěn)定的低頻信號(hào)通過(guò)閘門(mén)電路來(lái)實(shí)現(xiàn)。這樣一來(lái)就是說(shuō)要有兩個(gè)輸入信號(hào)，即一個(gè)是提供穩(wěn)定的閘門(mén)時(shí)間控制的信號(hào)；另一個(gè)是未知的被測(cè)信號(hào)。其中閘門(mén)信號(hào)要小于被測(cè)信號(hào)，否則是不能測(cè)出來(lái)數(shù)值的。
在內(nèi)部，由閘門(mén)電路來(lái)控制四個(gè)十進(jìn)制計(jì)數(shù)器對(duì)信號(hào)進(jìn)行計(jì)數(shù)。這四個(gè)十進(jìn)制計(jì)數(shù)器分別代表了個(gè)位，十位，百位，千位；每當(dāng)某個(gè)計(jì)數(shù)器達(dá)到十時(shí)要向下一位進(jìn)一同時(shí)歸零。當(dāng)計(jì)數(shù)完成時(shí)輸出到譯碼器并通過(guò)LCD顯示出來(lái)。



目錄
一.引言..................................................................1
　　1.1EDA簡(jiǎn)介.......................................................1
　　1.2VHDL簡(jiǎn)介.....................................................2
　　1.3可編程邏輯器件.................................................2
二.數(shù)字頻率計(jì)的總體設(shè)計(jì).....................................2
　　2.1方案的初步考慮................................................2
　　2.2不同方案的比較................................................3
　　2.3系統(tǒng)總框......................................................3
三．系統(tǒng)設(shè)計(jì)詳述...............................................4
　　3．1 頂層電路圖及工作原理說(shuō)明....................................4
　　3．2 子系統(tǒng)電路圖及工作原理說(shuō)明..................................5
四．?dāng)?shù)字頻率計(jì)系統(tǒng)的實(shí)現(xiàn)....................................6
五.系統(tǒng)模塊的設(shè)計(jì)..............................................7
　?。?1控制模塊......................................................7
　　?。?1.1模塊的輸入和輸出..........................................7
　　?。?1.2模塊流程.................................................8
　　５.2基準(zhǔn)時(shí)間產(chǎn)生模塊.............................................9
?。?２.1模塊的輸入和輸出.........................................9
　　?。?2.2模塊流程.................................................9
５.3計(jì)數(shù)模塊....................................................10
　５.3.1模塊的輸入和輸出.........................................11
　　　5.3.2模塊流程.................................................11
　　５.4顯示模塊....................................................13
?。?4.1模塊的輸入和輸出.........................................13
?。?4.2模塊流程................................................14
六．收獲和體會(huì).................................................15
七.參考文獻(xiàn).....................................................16
八.附錄...........................................................16



七.參考文獻(xiàn)
[1] 侯伯享，顧新編著。VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)。
[2] 王小軍編著。VHDL簡(jiǎn)明教程。北京:清華大學(xué)出版社
[3] 曾繁泰 陳美金。VHDL程序設(shè)計(jì)。北京:清華大學(xué)出版社