1 緒論
1.1 研究工作背景
總線是支持計(jì)算機(jī)及微處理器各模塊間信息傳輸?shù)墓餐ǖ?，也是與外界進(jìn)行數(shù)據(jù)交換的接口，一般包括數(shù)據(jù)、地址、控制等信號(hào)?？偩€技術(shù)包括通道控制功能、使用方法、仲裁方法和傳輸方式等，系統(tǒng)地研制和外圍模塊的開(kāi)發(fā)都必須服從一定的總線規(guī)范。在總線結(jié)構(gòu)中，局部總線的發(fā)展最令人矚目，目前應(yīng)用比較廣泛的局部總線是PCI總線，但是存在一定的局限性，如果數(shù)據(jù)在通過(guò)PCI總線時(shí)，延遲時(shí)間過(guò)長(zhǎng)（即便帶寬滿(mǎn)足），系統(tǒng)將崩潰。這種問(wèn)題通?？梢酝ㄟ^(guò)增加緩存來(lái)解決，但這種解決方法并不能從根本上解決問(wèn)題，PCI總線的局限性還在于不能夠脫離主機(jī)獨(dú)立工作。
隨著電子技術(shù)的發(fā)展，越來(lái)越多的系統(tǒng)需要大量的數(shù)據(jù)傳輸，此時(shí)單板系統(tǒng)已不能滿(mǎn)足要求，需要多板來(lái)共同實(shí)現(xiàn)，因此數(shù)據(jù)的板間傳輸就顯得尤為重要，而FPDP總線可提供兩塊或多塊VME總線板之間的高速數(shù)據(jù)傳輸，其數(shù)據(jù)傳輸率最高可達(dá)160MB/s，在一個(gè)單獨(dú)的VME板上也可以有多個(gè)FPDP總線進(jìn)行信息傳輸。在多板系統(tǒng)中，應(yīng)用VITA標(biāo)準(zhǔn)中的FPDP總線，必將提高系統(tǒng)的數(shù)據(jù)傳輸能力。
FPDP總線是VME工業(yè)標(biāo)準(zhǔn)化組織制定的傳輸高速數(shù)據(jù)的總線標(biāo)準(zhǔn)，是提高系統(tǒng)數(shù)據(jù)吞吐能力的一種手段。在信號(hào)處理系統(tǒng)中，利用FPDP總線將系統(tǒng)前置處理的數(shù)據(jù)，高速傳輸?shù)叫盘?hào)處理板，必將充分發(fā)揮DSP的功能，提高系統(tǒng)的數(shù)據(jù)輸入/輸出能力[1]。
1.2 FPDP總線技術(shù)及其發(fā)展
FPDP是一個(gè)在板卡之間直接傳輸數(shù)據(jù)的系統(tǒng)，具有良好的帶寬和延時(shí)特征，適用于高端實(shí)時(shí)的DSP系統(tǒng)?，F(xiàn)在最流行的標(biāo)準(zhǔn)協(xié)議是VME、ISA、PCI，這些協(xié)議都依賴(lài)于共享的底板上的總線，共享意味著爭(zhēng)奪有限的底板資源，它們不是以帶寬保留和保證延時(shí)的概念開(kāi)發(fā)出來(lái)的。因此嘗試?yán)眠@些標(biāo)準(zhǔn)協(xié)議實(shí)現(xiàn)高端實(shí)時(shí)的DSP系統(tǒng)會(huì)出現(xiàn)沖突和失敗。所以在許多場(chǎng)合設(shè)計(jì)者想設(shè)計(jì)一個(gè)專(zhuān)門(mén)的通道，相當(dāng)于一個(gè)邊帶總線來(lái)傳輸特定的數(shù)據(jù)，這時(shí)FPDP總線就應(yīng)運(yùn)而生了。
FPDP總線標(biāo)準(zhǔn)由VME工業(yè)標(biāo)準(zhǔn)化組織制定，能夠在VME或VXI總線插板之間進(jìn)行高速的數(shù)據(jù)傳輸,該總線也可以作為其它類(lèi)型總線插板的局部數(shù)據(jù)傳輸總線。
FPDP總線應(yīng)用范圍廣泛，特別是在高速數(shù)據(jù)采集系統(tǒng)中，現(xiàn)在許多高速數(shù)據(jù)采集系統(tǒng)會(huì)碰到數(shù)據(jù)采集和要求把大量采集的數(shù)據(jù)實(shí)時(shí)送到處理板上進(jìn)行處理的問(wèn)題，由于在實(shí)際應(yīng)用中，數(shù)據(jù)采集和數(shù)據(jù)處理往往是分開(kāi)的，一塊是數(shù)據(jù)采集卡，另一塊是數(shù)據(jù)處理卡，兩塊板卡之間是獨(dú)立的，若利用計(jì)算機(jī)現(xiàn)有的總線標(biāo)準(zhǔn)進(jìn)行數(shù)據(jù)傳輸，如PCI，VME等總線，存在兩個(gè)問(wèn)題：一是若利用這些標(biāo)準(zhǔn)，就必須將兩塊板卡放在同一臺(tái)主機(jī)里，而一臺(tái)主機(jī)的總線資源是有限的，難免會(huì)出現(xiàn)資源爭(zhēng)奪，帶寬不能滿(mǎn)足要求，故不能滿(mǎn)足數(shù)據(jù)實(shí)時(shí)處理的要求；二是在實(shí)際有些情況下，必須將一臺(tái)主機(jī)的數(shù)據(jù)傳到另一臺(tái)主機(jī)進(jìn)行處理，若利用現(xiàn)有的計(jì)算機(jī)總線標(biāo)準(zhǔn)肯定不能滿(mǎn)足要求，這時(shí)用FPDP總線將數(shù)據(jù)從采集卡傳輸?shù)教幚砜ň湍芎芎玫貪M(mǎn)足高速數(shù)據(jù)采集系統(tǒng)的要求，因?yàn)樗徽加玫装寤蛑鳈C(jī)的總線資源。基于FPDP的數(shù)據(jù)采集系統(tǒng)，可廣泛應(yīng)用于航空航天、地震監(jiān)測(cè)、石油勘探、醫(yī)療設(shè)備、聲納等數(shù)字信號(hào)處理設(shè)備中。
FPDP總線傳輸需要相應(yīng)的傳輸協(xié)議。一般總線的傳輸協(xié)議分為同步傳輸協(xié)議和異步傳輸協(xié)議兩種類(lèi)型。同步協(xié)議很簡(jiǎn)單但是太嚴(yán)格，靈活性差；相反，異步協(xié)議能適合任何一種時(shí)序要求，但命令模塊和響應(yīng)模塊需使用較多的控制線，接口比較復(fù)雜。準(zhǔn)同步協(xié)議是一種折衷，不做說(shuō)明時(shí)系統(tǒng)按同步規(guī)則運(yùn)行，當(dāng)明確要求異步操作時(shí)采用異步協(xié)議。在一個(gè)復(fù)雜的總線系統(tǒng)中，微處理器之類(lèi)的主設(shè)備通常利用同步協(xié)議進(jìn)行大批量的、時(shí)間相對(duì)確定的數(shù)據(jù)傳輸，而底板則采用異步協(xié)議。VXI總線是采用異步信號(hào)交換聯(lián)絡(luò)協(xié)議的全并行總線，每次信息傳輸由判優(yōu)、尋址和數(shù)據(jù)傳輸組成，信息傳輸?shù)乃俾视蒝XI總線上反應(yīng)最慢的模塊決定。在雷達(dá)信號(hào)處理等需要進(jìn)行大量快速的數(shù)據(jù)傳輸?shù)膱?chǎng)合，就需要在VXI總線插板上采用高速的局部總線。局部總線有兩種方式供選擇，一種是加背板，另一種是利用前面板扁平電纜。FPDP總線就是采用后一種方式的高速同步局部總線，它不僅適用于插板之間的數(shù)據(jù)傳輸，而且可以支持兩個(gè)VXI機(jī)箱之間的數(shù)據(jù)傳輸[2]。
FPDP總線是一種全并行的32位同步總線，由于不提供任何地址信息，因此FPDP總線上的數(shù)據(jù)可被多個(gè)插板使用。在采用PECL時(shí)鐘的情況下，F(xiàn)PDP總線能夠在兩個(gè)或多個(gè)VXI插板之間以每秒160MB的速率進(jìn)行數(shù)據(jù)傳輸。FPDP總線是一種單向總線，為了能夠進(jìn)行雙向的數(shù)據(jù)傳輸，系統(tǒng)內(nèi)需要設(shè)置兩套或兩套以上的FPDP總線[3]。
FPDP總線協(xié)議遵循ISO參考模型[2]，對(duì)最低兩層做出了規(guī)定。ISO參考模型全稱(chēng)為開(kāi)放式系統(tǒng)互聯(lián)參考模型，該模型是按照分層思想進(jìn)行劃分的。FPDP協(xié)議包括數(shù)據(jù)鏈路層和物理層的協(xié)議，對(duì)硬件接口做了詳盡的規(guī)定。
參 考 文 獻(xiàn)

[1] 張華春, 孫長(zhǎng)瑜. 基于FPDP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)新方法[J]. 系統(tǒng)工程與電子技術(shù), 2003,25(7):787-803.
[2] ANSI/VITA 17.American National Standard for Front Panel Data Port Specification[S].
[3] 龐潼川, 何佩琨. FPDP協(xié)議在高速數(shù)據(jù)采集處理系統(tǒng)中的應(yīng)用[J]. 北京理工大學(xué)學(xué)報(bào), 2002,22(4):514-516.
[4] 褚振勇, 翁木云. FPGA設(shè)計(jì)及應(yīng)用[M] .西安: 西安電子科技大學(xué)出版社, 2002.
[5] 楊恒, 李?lèi)?ài)國(guó), 王輝, 王新安. FPGA/CPLD最新實(shí)用技術(shù)指南[M]. 北京:清華大學(xué)出版社, 1995.
[6] Wayne Wolf. 基于FPGA的系統(tǒng)設(shè)計(jì)[M]. 北京: 機(jī)械工業(yè)出版社, 2006.
[7] 楊恒, 盧飛成. FPGA/VHDL快速工程實(shí)踐入門(mén)與提高[M]. 北京: 北京航空航天大學(xué)出版社, 2003.
[8] 馬彧, 王丹利, 王麗英. CPLD/FPGA可編程邏輯器件實(shí)用教程[M]. 北京:機(jī)械工業(yè)出版社, 2006.
[9] 楊恒. FPGA/CPLD最新實(shí)用技術(shù)指南[M]. 北京: 清華大學(xué)出版社, 2005.
[10] 葉淦華. FPGA嵌入式應(yīng)用系統(tǒng)開(kāi)發(fā)典型實(shí)例[M]. 北京: 中國(guó)電力出版社, 2005.
[11] 朱明程. 現(xiàn)場(chǎng)可編程門(mén)陣列器件FPGA原理及應(yīng)用設(shè)計(jì)[M]. 北京: 電子工業(yè)出版社, 1994.
[12] 劉皖, 何道君, 譚明. FPGA設(shè)計(jì)與應(yīng)用[M]. 北京: 清華大學(xué)出版社, 2006.
[13] 劉韜, 樓興華. FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)實(shí)例導(dǎo)航[M]. 北京: 人民郵電出版社, 2005.
[14] 王誠(chéng), 薛小剛, 鐘信潮. FPGA/C..