目錄
摘 要 3
1、FPGA的設計方法及軟件平臺 3
1.1設計方法 3
1.2設計平臺 4
2、設計需求 4
3.設計方案 5
4、課題背景與現實意義 5
5、UART 的工作原理 6
6、 UART芯片的性能指標 7
6.1 衡量UART的性能指標 7
6.2可編程邏輯塊CLB 7
6.3 輸入輸出塊I/0 8
6.4可編程互連資源PI 8
7、UART的設計分析 8
7.1 UART設計概述 8
7.2 UART設計整體結構 9
7.2.1 頂層模塊設計 9
7.2.2 波特率發(fā)生模塊設計 10
7.2.3 接收模塊設計 10
7.2.4 發(fā)送模塊設計 12
8、UART設計的仿真與驗證 14
8.1頂層程序與仿真 14
8.1.1頂層程序 14
8.2 波特率發(fā)生器程序與仿真 16
8.2.1 波特率發(fā)生器VHDL程序 16
8.2.2程序仿真 17
8.3 UART發(fā)送器程序與仿真 17
8.3.2 UART發(fā)送器的仿真波形 18
8.4 UART接收器程序與仿真 18
8.4.1 UART接收器VHDL程序 18
8.4.2 程序仿真 20
9、實驗效果圖 20
9.1 結果： 20
9.2 滿足要求 21
10 結語  21
11 參考文獻  21

 
基于FPGACPLD設計與實現UART

摘 要：通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種廣泛應用于短距離、低速、低成本通信的串行傳輸接口。UART允許在串行鏈路上進行全雙工通信。常見的串行接口芯片能夠實現比較全面的串行通信功能。而在實際應用中。本文提出一種采用可編程器件FPGA實現UART功能的方法。使用Quartus Ⅱ自帶的仿真器對各模塊進行功能仿真和時序仿真，實現了發(fā)送、接收等功能，驗證了結果，表明設計正確，功能良好，符合設計要求。
關鍵字：UART;QUARTUS II;FPGA