摘 要
VHDL語(yǔ)言是一種硬件設(shè)計(jì)描述語(yǔ)言，它是由美國(guó)國(guó)防部發(fā)明的一種非常實(shí)用的硬件設(shè)計(jì)描述語(yǔ)言。它的描述能力強(qiáng)，并支持眾多的硬件模型，在通信中，常常要進(jìn)行幀結(jié)構(gòu)變換，數(shù)據(jù)的串并變換，幀中有效數(shù)據(jù)的提取，以及信源信道編碼，在這些變換中，如果對(duì)頻率要求不高的話，都可以用VHDL設(shè)計(jì)數(shù)字芯片來(lái)實(shí)現(xiàn)。
CRC編碼和卷積編碼是信道編碼，CRC編碼屬于線性分組碼，它們又都屬于差錯(cuò)控制編碼，都是為了解決在通信中由于數(shù)字信號(hào)在傳輸過(guò)程中受到干擾使信號(hào)碼元波形變壞，導(dǎo)致傳輸?shù)浇邮斩丝赡馨l(fā)生錯(cuò)誤判斷的問(wèn)題。
本文主要是應(yīng)用VHDL語(yǔ)言在MAX+PLUSⅡ設(shè)計(jì)平臺(tái)上自行設(shè)計(jì)一個(gè)信道編碼器，即CRC加卷積編碼器。
所設(shè)計(jì)的信道編碼器,應(yīng)能完成CRC加卷積編碼,將輸入的25位信息序列先進(jìn)行CRC編碼,然后,將編碼的結(jié)果進(jìn)行卷積編碼，使它能夠準(zhǔn)確地符合信道的要求。
本設(shè)計(jì)分為兩部分來(lái)編寫(xiě)程序，首先編寫(xiě)CRC編碼器，然后在利用其輸出作為卷積編碼的輸入來(lái)編寫(xiě)卷積編碼系統(tǒng)。并根據(jù)此CRC加卷積編碼的程序進(jìn)行仿真，得出了仿真波形。

關(guān)鍵詞：VHDL語(yǔ)言；CRC 編碼；卷積編碼； MAX+PLUSⅡ

Abstract
The VHDL language is one kind of hardware design description language, which is invented by the American Department of Defense. Its description ability is powerful, and it supports multitudinous hardware model. In the communication, it must carry on the frame structure transformation frequently, the data string transformation, the frame effective data withdrawing, and letter source channel coding. In these transformations, if the request of frequency is not high, all may use VHDL to design the digital chip to realize.
The CRC code and the convolution code are the channel coding. The CRC code belongs to the linear grouping code. They also belong to the error control coding. They all solve the problem of the digital signal receives the disturbance in the transmission process to cause the signal element profile to go bad, causes to transmit to the receiving end possibly gives rise to the wrong judgment in the correspondence.
This paper mainly designs a channel encoder in the MAX-PLUSII platform using the VHDL language, namely the CRC convolution encoder.
The design of channel encoder ought to complete the CRC convolution coding. Inputing 25 information sequences will carry on the CRC code. Then, the result of code carries on the convolution code, enables it accurately to conform to the channel requirement.
This design divides into two parts to compile the procedure. First, it compiles the CRC encoder, then, it uses its output to compile the convolution coding system as the convolution code input. And it acts according to this CRC convolution code the procedure to carry on the simulation, has obtained the simulation profile.

Key words：VHDL language；CRC code；convolution code； MAX+PLUSⅡ

目 錄
第1章 緒論 1
1.1 VHDL語(yǔ)言發(fā)展過(guò)程 1
1.2 VHDL語(yǔ)言的特點(diǎn) 1
1.3 VHDL語(yǔ)言的優(yōu)點(diǎn) 3
1.4 使用時(shí)應(yīng)注意的事項(xiàng) 3
第2章 MAX+PLUSⅡ的介紹 5
2.1 MAX+PLUSⅡ簡(jiǎn)介 5
2.2 MAX+PLUSⅡ軟件的系統(tǒng)要求 5
2.3 MAX+PLUSⅡ軟件的操作環(huán)境 5
2.4 MAX+PLUSⅡ的設(shè)計(jì)方法 5
2.4.1 輸入設(shè)計(jì)要求 5
2.4.2 編譯設(shè)計(jì)要求 6
2.4.3 校驗(yàn)設(shè)計(jì)的注意事項(xiàng) 6
2.4.4 編程驗(yàn)證設(shè)計(jì)要求 6
2.5 圖形輸入的設(shè)計(jì)過(guò)程 6
第3章 CRC與卷積編碼的設(shè)計(jì) 7
3.1 差錯(cuò)控制編碼簡(jiǎn)介 7
3.2 CRC編碼 8
3.3 卷積編碼 10
3.4 CRC加卷積編碼系統(tǒng)的具體要求 12
3.5 CRC加卷積編碼的設(shè)計(jì)思路 13
3.6 CRC編碼器設(shè)計(jì)原理 13
3.7 卷積編碼器設(shè)計(jì)原理 13
3.8 構(gòu)造體的設(shè)計(jì)方法 14
3.9 CRC編碼器的設(shè)計(jì) 15
3.9.1 CRC編碼器的實(shí)體設(shè)計(jì) 15
3.9.2 CRC編碼器的構(gòu)造體設(shè)計(jì) 15
3.9.3 CRC編碼器的波形仿真 18
3.10 整個(gè)編碼器的設(shè)計(jì) 20
3.10.1 實(shí)體設(shè)計(jì) 20
3.10.2 構(gòu)造體設(shè)計(jì) 20
3.11 波形仿真 26
第4章 設(shè)計(jì)中的不足之處及修正 28
第5章 結(jié) 論 29
參考文獻(xiàn) 30
致 謝 32
附 錄 33


部分參考文獻(xiàn)

20] 楊剛,李雷.數(shù)字電子技術(shù)實(shí)驗(yàn).北京:電子工業(yè)出版社, 2004：47-87
[21] 杭州康芯電子有限公司.GW48系列EDA技術(shù)/電子設(shè)計(jì)實(shí)驗(yàn)講義.內(nèi)部資料
[22] 南京偉福實(shí)業(yè)有限公司.偉福EDA2000型EDA實(shí)驗(yàn)儀使用說(shuō)明書(shū).內(nèi)部資料
[23] JingYan Zuo,Mingye Liu.Automatic Generation of Schematic Diagrams in High-level Synthesis.Journal of Beijing Institute of Technology, 1995, 4(2): 188-197