基于FPGA的FFT的設(shè)計與實現(xiàn)

本文共36頁 16661字

中文摘要
快速傅立葉變換〔FFT〕作為DSP的核心技術(shù)之一，其基本思想是將較長序列的離散傅立葉變換(DFT)運算逐次分解為較短序列的DFT運算的一種快速算法。它使離散傅立葉變換運算時間縮短了幾個數(shù)量級。
本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)?？删幊踢壿嬈骷崿F(xiàn)FFT的算法。
本設(shè)計主要采用先進(jìn)的基4-DIT算法研制一個具有實用價值的FFT實時硬件處理器。在FFT實時硬件處理器的設(shè)計實現(xiàn)過程中，利用遞歸結(jié)構(gòu)以及成組浮點制運算方式，解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題。合理地解決了位增長問題。同時，采用并行高密度乘法器和流水線(pipeline)工作方式，并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高，實際合理地解決了資源和速度之間的相互制約問題。


關(guān)鍵詞：現(xiàn)場可編程門陣列(FPGA)，數(shù)字信號處理(DSP)，快速傅立葉變換(FFT), VHDL。

Title the hardware design and implementation method of FFT using Field Programmable Gate Array (FPGA)
Abstract
Fast Fourier Transform (FFT) is the core technique of DSP. The main idea of FFT is to transfer a large Discrete Fourier Transform (DFT) computation into a group of short length DFT computations. The performing time of FFT is shorter a few stages than DFT's.
The purpose of this paper is studying the hardware implementation method of FFT using Field Programmable Gate Array (FPGA).
The design adopts the algorithm of radix-4 and decimation-in-time (DIT). In the course of realization, the recursive structure and group float point arithmetic operations are adopted, which can make butterfly computing, data transformation and memory coincide, and avoid the bottleneck. Array and area
optimising multipliers are used as well as pipeline pattern. Dual-RAM and ROM are built inside the system. These methods accelerate the operating and reasonably resolve the mutually restriction of resources and speed.


Keywords : FPGA DSP FFT VHDL
參考文獻(xiàn)
[1]楊之廉，超大規(guī)模集成電路設(shè)計方法學(xué)導(dǎo)論，清華大學(xué)出版社，1990年12月第1版。
[2」楊蓮興、陸宏達(dá)，"ASIC與PLD各領(lǐng)風(fēng)騷”，電子產(chǎn)品世界，1999年4月。
[3]崔煒，“高性能FPGA設(shè)計的必由之路一基于HDL語言的混合設(shè)計方法”，電子產(chǎn)品世界，1999年4月。
[4]孟憲元編著，可編程ASIC集成數(shù)子系統(tǒng)，電子工業(yè)出版社，1998年8月第1版。
[5]蘇濤、吳順君、廖曉群編著，高性能數(shù)字信號處理器與高速實時信號處理，1999年9月第1版。