【畢業(yè)論文】西北大學學士學位論文verilog語言隨機存儲器的應用探討與實踐.doc
約30頁DOC格式手機打開展開
【畢業(yè)論文】西北大學學士學位論文verilog語言隨機存儲器的應用探討與實踐,論文標準word格式排版 30頁摘 要 verilog是一種用于數(shù)字邏輯電路設計的語言。它既是一種行為描述語言，也是一種結構描述語言。也就是說，既可以用電路的功能描述也可用元器件和它們之間的連接來建立所設計電路的verilog模型。本次設計就是以 verilog語言為設計工具，它是在現(xiàn)場可編程門陣列（fpga）上實現(xiàn)的...
內(nèi)容介紹
此文檔由會員 莎士比亞 發(fā)布
論文標準WORD格式排版 30頁
摘 要
Verilog是一種用于數(shù)字邏輯電路設計的語言。它既是一種行為描述語言，也是一種結構描述語言。也就是說，既可以用電路的功能描述也可用元器件和它們之間的連接來建立所設計電路的verilog模型。本次設計就是以 verilog語言為設計工具，它是在現(xiàn)場可編程門陣列（FPGA）上實現(xiàn)的。軟件環(huán)境是xilinx的ISE8連接modisim.
本文主要是對可編程邏輯器件—隨機存儲器的應用探討與實踐,主要講了與畢設有關的verilog語言，ISE開發(fā)環(huán)境及隨機存儲器程序在ISE上的模擬過程。
主要工作有：
1.熟悉隨機存儲器的工作過程及其構造；
2.用verilog語言編寫模擬程序。
3.在ISE上對程序進行編譯模擬結果
關鍵詞:verilog,現(xiàn)場可編程門陣列,隨機存儲器
目錄
第一章 前言 5
1.1研究背景,目的: 5
1.2論文的主要工作 5
1.3論文的組織 5
第二章verilog HDL 6
2.1 Verilog語言簡介 6
2.2verilog HDL歷史 6
2.3設計流程 7
2.4verilog語言語法: 7
2.4.1端口 7
2.4.2常量 7
2.4.3變量 8
2.5 Verilog代碼編寫風格： 8
2.6與Verilog語言相關的HLD介紹 10
2.6.1 ASIC技術的發(fā)展 10
2.6.2 HLD符合目前對電路的兩個要求 11
2.6.3 電路設計方法 11
2.6.4 電路設計應該采用的方法 11
2.7 Verilog語言的主要能力 11
第三章FPGA簡介 13
3.1FPGA的概念 13
3.2FPGA的基本特點 13
3.3FPGA的工作原理 13
3.4FPGA設計流程 13
3.4.1功能仿真 14
3.4.2邏輯綜合 15
3.4.3前仿真 15
3.4.4布局布線 16
3.4.5后仿真 16
3.5 FPGA前景 17
3.6FPGA常用器件介紹 17
3.6.1固定功能器件 17
3.6.2可編程器件 18
3.6.3可重編程器件 18
3.6.4可重配置器件 18
3.6.5可復用器件 18
3.6.6可升級器件 18
第四章隨機存儲器 19
4.1隨機存儲器的組成 19
4.1.1存儲體 19
4.1.2地址譯碼器 19
4.1.3I/O電路： 19
4.1.4驅(qū)動器 19
4.1.5片選與讀/寫控制電路 19
4.1.6輸出驅(qū)動電路 19
4.2存儲器實例 19
第五章程序原代碼及說明 21
5.1程序原代碼 21
5.2說明 21
第六章ISE環(huán)境及仿真 23
6.1新建工程 23
6.2編寫并調(diào)試程序 24
6.3 創(chuàng)建并調(diào)試測試文件 25
6.4模擬結果 26
第七章結論與展望 28
致謝 29
參考文獻 29
摘 要
Verilog是一種用于數(shù)字邏輯電路設計的語言。它既是一種行為描述語言，也是一種結構描述語言。也就是說，既可以用電路的功能描述也可用元器件和它們之間的連接來建立所設計電路的verilog模型。本次設計就是以 verilog語言為設計工具，它是在現(xiàn)場可編程門陣列（FPGA）上實現(xiàn)的。軟件環(huán)境是xilinx的ISE8連接modisim.
本文主要是對可編程邏輯器件—隨機存儲器的應用探討與實踐,主要講了與畢設有關的verilog語言，ISE開發(fā)環(huán)境及隨機存儲器程序在ISE上的模擬過程。
主要工作有：
1.熟悉隨機存儲器的工作過程及其構造；
2.用verilog語言編寫模擬程序。
3.在ISE上對程序進行編譯模擬結果
關鍵詞:verilog,現(xiàn)場可編程門陣列,隨機存儲器
目錄
第一章 前言 5
1.1研究背景,目的: 5
1.2論文的主要工作 5
1.3論文的組織 5
第二章verilog HDL 6
2.1 Verilog語言簡介 6
2.2verilog HDL歷史 6
2.3設計流程 7
2.4verilog語言語法: 7
2.4.1端口 7
2.4.2常量 7
2.4.3變量 8
2.5 Verilog代碼編寫風格： 8
2.6與Verilog語言相關的HLD介紹 10
2.6.1 ASIC技術的發(fā)展 10
2.6.2 HLD符合目前對電路的兩個要求 11
2.6.3 電路設計方法 11
2.6.4 電路設計應該采用的方法 11
2.7 Verilog語言的主要能力 11
第三章FPGA簡介 13
3.1FPGA的概念 13
3.2FPGA的基本特點 13
3.3FPGA的工作原理 13
3.4FPGA設計流程 13
3.4.1功能仿真 14
3.4.2邏輯綜合 15
3.4.3前仿真 15
3.4.4布局布線 16
3.4.5后仿真 16
3.5 FPGA前景 17
3.6FPGA常用器件介紹 17
3.6.1固定功能器件 17
3.6.2可編程器件 18
3.6.3可重編程器件 18
3.6.4可重配置器件 18
3.6.5可復用器件 18
3.6.6可升級器件 18
第四章隨機存儲器 19
4.1隨機存儲器的組成 19
4.1.1存儲體 19
4.1.2地址譯碼器 19
4.1.3I/O電路： 19
4.1.4驅(qū)動器 19
4.1.5片選與讀/寫控制電路 19
4.1.6輸出驅(qū)動電路 19
4.2存儲器實例 19
第五章程序原代碼及說明 21
5.1程序原代碼 21
5.2說明 21
第六章ISE環(huán)境及仿真 23
6.1新建工程 23
6.2編寫并調(diào)試程序 24
6.3 創(chuàng)建并調(diào)試測試文件 25
6.4模擬結果 26
第七章結論與展望 28
致謝 29
參考文獻 29
