70頁，1.78W字

任務(wù)書的內(nèi)容：
1、課題來源：
在超大規(guī)模集成電路中數(shù)字電路占主要比重。隨著數(shù)字系統(tǒng)日益復(fù)雜，工作速度越來越快，電路設(shè)計(jì)者早已要擺脫傳統(tǒng)的基于邏輯函數(shù)推導(dǎo)和卡諾圖化簡的設(shè)計(jì)方法，而要在高層次上設(shè)計(jì)系統(tǒng)才能滿足市場需求。VHDL作為一種快速的電路設(shè)計(jì)語言，可從行為、數(shù)據(jù)流及結(jié)構(gòu)三個(gè)層次描述系統(tǒng)，滿足各個(gè)設(shè)計(jì)層次的需求，從而能夠快速構(gòu)建各種目標(biāo)數(shù)字電路系統(tǒng)。并通過EDA軟件仿真或者CPLD/FPGA進(jìn)行硬件驗(yàn)證。
本課題的目標(biāo)是利用VHDL語言來設(shè)計(jì)一個(gè)SCI串行接口芯片。該SCI接口芯片能實(shí)現(xiàn)通過單片機(jī)高速數(shù)據(jù)采集并將需要的數(shù)據(jù)傳送給PC機(jī)，其意義不僅可以提高系統(tǒng)的穩(wěn)定性、減少硬件資源、縮短調(diào)試周期和降低生產(chǎn)成本，而且可以泛化到其他微處理器的串行接口應(yīng)用系統(tǒng)中,因此具有較大的推廣價(jià)值。
具體的設(shè)計(jì)內(nèi)容包括：SCI串口芯片的頂層系統(tǒng)設(shè)計(jì)和內(nèi)部功能模塊的劃分；具體功能模塊的RTL設(shè)計(jì)；頂層的集成；QuartusII軟件仿真、并給出軟件仿真結(jié)果，驗(yàn)證設(shè)計(jì)的正確性。最后提高性的要求是要完成FPGA硬件驗(yàn)證。
2、設(shè)計(jì)任務(wù)：
（1）復(fù)習(xí)VHDL硬件描述語言。
（2）完成SCI串口芯片系統(tǒng)設(shè)計(jì)：本設(shè)計(jì)應(yīng)滿足固定信號(hào)格式8位串行接口芯片SCI的協(xié)議要求。確定管腳和內(nèi)部模塊的劃分和內(nèi)部系統(tǒng)框圖。
（3）研究串行數(shù)據(jù)傳送的格式與同步控制機(jī)制。設(shè)計(jì)狀態(tài)機(jī)完成串行數(shù)據(jù)傳送與接收的控制機(jī)制。 （4）完成SCI的RTL級(jí)VHDL設(shè)計(jì)和頂層的集成。
（5）完成設(shè)計(jì)的VHDL程序的編寫后，在仿真工具QuartusII上完成軟件仿真的驗(yàn)證。
（6）附加的提高要求（選作）：將程序下載到硬件電路板，完成FPGA硬件實(shí)現(xiàn)和板上的硬件仿真。
3、技術(shù)指標(biāo)：
（1）本次畢設(shè)的SCI采用固定信號(hào)格式對(duì)8位的數(shù)據(jù)進(jìn)行串行轉(zhuǎn)并行或者并行轉(zhuǎn)串行傳輸。 （2） 傳送一個(gè)數(shù)據(jù)共需10位：1位起始標(biāo)志位+8位數(shù)據(jù)位+1位結(jié)束標(biāo)志位。每位數(shù)據(jù)位的傳輸需要4個(gè)時(shí)鐘周期來完成。
（3） 給出每個(gè)子模塊和整體的電路的QuartusII仿真波形，并進(jìn)行分析。
（4）附加的提高要求（選作）：將程序下載到硬件電路板，完成FPGA硬件實(shí)現(xiàn)和板上的硬件仿真。



目錄
引言 4
第1章 硬件描述語言及編譯環(huán)境 5
1.1 硬件描述語言VHDL簡介 5
1.1.1 VHDL概述 5
1.1.2 VHDL的結(jié)構(gòu) 5
1.1.3 VHDL的特點(diǎn) 7
1.2 可編程邏輯器件簡介 7
1.3 QuartusII簡介 10
第2章 SCI芯片的VHDL設(shè)計(jì) 11
2.1 SCI的簡介 11
2.1.1 SCI的定義 11
2.1.2 SCI 的應(yīng)用 11
2.2 SCI的引腳及內(nèi)部結(jié)構(gòu) 12
2.2.1外部引腳 12
2.2.2 內(nèi)部結(jié)構(gòu) 12
2.3 串行數(shù)據(jù)傳送格式及同步控制機(jī)構(gòu) 13
2.3.1 串行數(shù)據(jù)傳送格式 13
2.3.2 串行數(shù)據(jù)傳送的控制機(jī)構(gòu) 13
2.4 SCI的程序說明 14
2.4.1 構(gòu)造體上各信號(hào)定義說明 14
2.4.2 內(nèi)部各進(jìn)程描述 15
第3章 軟件仿真與硬件驗(yàn)證 30
3.1 軟件仿真 30
3.1.1 SCI“讀”操作的頂層模塊仿真 30
3.1.2 SCI “寫”操作的頂層模塊仿真 31
3.2 硬件驗(yàn)證 32
結(jié)論 35
致謝 36
參考文獻(xiàn) 37
附錄1 程序清單 38
附錄2 英文文獻(xiàn) 51
附錄3 中文翻譯 62