This paper presents the implementation of a fault detection and correction technique used to design a robust 8051 micro-controller with respect to a particular transient fault called Single Event Upset (SEU). A specific study regarding the effects of a SEU in the micro-controller behavior was performed. Furthermore, a fault tolerant technique was implemented in a version of the 8051. The VHDL description of the fault-tolerant microprocessor was prototyped in a FPGA environment and results in terms of area overhead, level of protection and performance penalties are discussed.


本篇論文所要講述的是一種8051故障監(jiān)測的實現(xiàn)，以及可以用來針對單個事件擾動（SEU）的特殊瞬時故障來設(shè)計健全的8051微機(jī)控制器的糾錯技術(shù)。對于在微機(jī)控制器運行中SEU的影響，已經(jīng)有具體的研究了。而且，在8051的版本中，容錯技術(shù)也得到了實現(xiàn)。在FPGA環(huán)境中，規(guī)定了容錯微機(jī)處理器的標(biāo)準(zhǔn)的VHDL描述，而且根據(jù)區(qū)域的費用，保護(hù)級別和運行損失，對容錯微機(jī)處理器的結(jié)果展開討論。
1.介紹
得利于在微電子中技術(shù)不斷的改進(jìn)，現(xiàn)在已經(jīng)可以制造出非常復(fù)雜的電路，來代替電路板，甚至是過去80年代的計算機(jī)。如今，由于微電子的發(fā)展，傳統(tǒng)的應(yīng)用設(shè)備變得越來越便宜，可靠，而且大范圍的新的應(yīng)用通過利用嵌入式系統(tǒng)，擁有了集成設(shè)備的優(yōu)勢。在所有情況下，微電子設(shè)備的結(jié)構(gòu)主要基于數(shù)據(jù)處理器，例如，微控制器或DSP處理單元。