[外文翻譯]基于arm和fpga的數(shù)控系統(tǒng)的硬件電路設(shè)計(jì).rar
[外文翻譯]基于arm和fpga的數(shù)控系統(tǒng)的硬件電路設(shè)計(jì),[外文翻譯]基于arm和fpga的數(shù)控系統(tǒng)的硬件電路設(shè)計(jì)包括英文原文和中文翻譯,其中中文:5888字12頁,英文包括了詳細(xì)作者及出處信息摘要: 本文介紹了基于嵌入式系統(tǒng)的三軸數(shù)控系統(tǒng)的硬件設(shè)計(jì),設(shè)計(jì)arm和fpga的硬件體系結(jié)構(gòu),建立軟件開發(fā)環(huán)境以及實(shí)現(xiàn)arm和fpga之間的通信。所有這些為應(yīng)用軟件開發(fā)者提供了極...
該文檔為壓縮文件,包含的文件列表如下:


內(nèi)容介紹
原文檔由會員 qs_bquyqv 發(fā)布
[外文翻譯]基于ARM和FPGA的數(shù)控系統(tǒng)的硬件電路設(shè)計(jì)
包括英文原文和中文翻譯,其中中文:5888字 12頁,英文包括了詳細(xì)作者及出處信息
摘要:
本文介紹了基于嵌入式系統(tǒng)的三軸數(shù)控系統(tǒng)的硬件設(shè)計(jì),設(shè)計(jì)ARM和FPGA的硬件體系結(jié)構(gòu),建立軟件開發(fā)環(huán)境以及實(shí)現(xiàn)ARM和FPGA之間的通信。所有這些為應(yīng)用軟件開發(fā)者提供了極好的開發(fā)平臺。依照三軸數(shù)控系統(tǒng)良好的插補(bǔ)和復(fù)雜的I/O接口控制的需要,次論文完成對FPGA的內(nèi)在邏輯設(shè)計(jì),實(shí)現(xiàn)數(shù)控系統(tǒng)良好的插補(bǔ)脈沖信號的傳送,接收譯碼器的反饋脈沖信號以及為了實(shí)現(xiàn)三軸數(shù)控系統(tǒng)復(fù)雜的I/O接口控制擴(kuò)展了許多I/O端口。
關(guān)鍵詞:數(shù)控,現(xiàn)場可編程陣列,硬件,可編程控制器
包括英文原文和中文翻譯,其中中文:5888字 12頁,英文包括了詳細(xì)作者及出處信息
摘要:
本文介紹了基于嵌入式系統(tǒng)的三軸數(shù)控系統(tǒng)的硬件設(shè)計(jì),設(shè)計(jì)ARM和FPGA的硬件體系結(jié)構(gòu),建立軟件開發(fā)環(huán)境以及實(shí)現(xiàn)ARM和FPGA之間的通信。所有這些為應(yīng)用軟件開發(fā)者提供了極好的開發(fā)平臺。依照三軸數(shù)控系統(tǒng)良好的插補(bǔ)和復(fù)雜的I/O接口控制的需要,次論文完成對FPGA的內(nèi)在邏輯設(shè)計(jì),實(shí)現(xiàn)數(shù)控系統(tǒng)良好的插補(bǔ)脈沖信號的傳送,接收譯碼器的反饋脈沖信號以及為了實(shí)現(xiàn)三軸數(shù)控系統(tǒng)復(fù)雜的I/O接口控制擴(kuò)展了許多I/O端口。
關(guān)鍵詞:數(shù)控,現(xiàn)場可編程陣列,硬件,可編程控制器