可預置串行序列信號發(fā)生器設計與實現(xiàn)[實驗報告].doc
約5頁DOC格式手機打開展開
可預置串行序列信號發(fā)生器設計與實現(xiàn)[實驗報告],有圖紙，完整。一.實驗目的進一步了解時序電路描述方法二．重點和難點vhdl 語言中時序設計基礎vhdl 語言中同步時序設計三．設備器材穩(wěn)壓電源，萬用表，示波器， 計算機實驗板一塊,quartus2,synplify8.1四．源程序library ieee;use ieee....
內(nèi)容介紹
此文檔由會員 劉麗 發(fā)布
可預置串行序列信號發(fā)生器設計與實現(xiàn)[實驗報告]
有圖紙，完整。
一. 實驗目的
進一步了解時序電路描述方法
二．重點和難點
VHDL 語言中時序設計基礎
VHDL 語言中同步時序設計
三．設備器材
穩(wěn)壓電源， 萬用表， 示波器， 計算機 實驗板一塊,Quartus2,Synplify8.1
四．源程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity produce is
......
有圖紙，完整。
一. 實驗目的
進一步了解時序電路描述方法
二．重點和難點
VHDL 語言中時序設計基礎
VHDL 語言中同步時序設計
三．設備器材
穩(wěn)壓電源， 萬用表， 示波器， 計算機 實驗板一塊,Quartus2,Synplify8.1
四．源程序
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity produce is
......
