視頻信號處理系統(tǒng)中運動估計加速器模塊基于SystemVerilog語言的驗證

碩士學(xué)位論文

62頁共計41155字

摘要

本文對視頻信號處理系統(tǒng)中運動估計加速器模塊的功能實現(xiàn)算法進行了一定程度的分析與研究，通過分析當(dāng)今業(yè)界主要應(yīng)用的驗證技術(shù)，結(jié)合公司的實際情況選用了先進的驗證方法，在EDA工具的支持下對運動估計加速器模塊進行了全面的功能性驗證。文中還詳細(xì)剖析了芯片驗證環(huán)境，這是一個運用SystemVerilog語言的仿真環(huán)境，利用總線功能模型（BFM）實現(xiàn)總線操作，使得驗證在事務(wù)級（transaction level）進行，大大提高了驗證的效率及可復(fù)用性。
本文針對運動估計加速器模塊設(shè)計了足夠的驗證case，覆蓋了模塊的各項功能，并運用SystemVerilog搭建了高效的驗證平臺，通過Perl腳本對整個驗證架構(gòu)中進行仿真管理與控制，實現(xiàn)了對C_model的實時調(diào)用、輸入?yún)?shù)的隨機生成以及輸出數(shù)據(jù)的實時比對等自動化功能。此外還與其他驗證工程師合作搭建了視頻信號處理系統(tǒng)的聯(lián)合仿真平臺，該平臺實現(xiàn)了視頻信號處理中所有模塊的系統(tǒng)級驗證。此外，對視頻信號處理系統(tǒng)還進行了FPGA驗證，作為對基于仿真的驗證的有效補充。網(wǎng)表（netlist）設(shè)計完成以后還進行了post-layout simulation（后仿真），對芯片設(shè)計部門而言是流片前簽發(fā)的最后一個環(huán)節(jié)。
本文還通過先進的EDA工具及芯片仿真環(huán)境的支持，對運動估計加速器模塊代碼覆蓋率進行了統(tǒng)計分析。對運動估計加速器模塊的驗證通過了展訊公司模塊驗證的評審流程，被認(rèn)為是充分的。實踐表明，本文所采用的驗證方法和結(jié)構(gòu)是適合SC8800E芯片項目開發(fā)的，具有靈活性好、效率高、可復(fù)用性強等優(yōu)點。
Abstract
SystemVerilog based verification of MEA module in video signal processing system
In this paper, the MEA module algorithm is analyzed and researched to some extent. In addition，through studying the popular verification techniques in IC industry，the whole functional verification for MEA module in TD-SCDMA/GSM chip SC8800E is completed, with the use of advanced verification methodology and the support of EDA tools. The verification environment platform in the chip level for MEA is also detailed in this paper. This is a multi-language simulation environment using Verilog, SystemVerilog, etc. The bus function is implemented by using the reusable BFM (Bus Functional Model), so that the verification work can carry out at the higher level more efficiently.
Also, in this paper, there are enough test cases designed for MEA module verification, which aim at covering all the features of the design. The verification platform is described using SystemVerilog, and Perl script is used to control the whole simulation in the verification structure, so that reference model in C_model can be called on the fly, the input parameters can be generated randomly and the output data can compared with the expected data automatically. Besides, with the other verification engineers’ team work, a simulation platform for image signal processing system has been built up. This platform implemented the system level verification of all ISP modules. Moreover, the verification of MEA module is also implemented with FPGA verification as an effective supplementary of simulation-based verification. After the design of netlist, post-layout simulation is also done, which is the last sign-off step before taping the chip out for chip design department.
With the support of advanced EDA tools and chip level verification environment, in this paper, the code coverage analysis and statistic ....

目錄
摘要 I
Abstract II
目錄 IV
圖目錄 VIII
表目錄 IX
第一章 緒論 1
1.1 課題背景 1
1.2 本文的主要工作及貢獻 2
1.3 章節(jié)安排 3
第二章 視頻信號處理系統(tǒng)中運動估計加速器模塊的算法及其硬件實現(xiàn)概述 4
2.1 運動估計簡介 4
2.2 算法簡介[3] 4
2.2.1 基于塊的運動估計 5
2.2.2 整像素的運動估計 5
2.2.3 INTRA/INTER模式選擇 6
2.2.4 半像素搜索 6
2.2.5 16x16/8x8預(yù)測模式選擇 7
2.2.6 快速搜索算法 7
2.3 硬件實現(xiàn) 10
2.4 本章小結(jié) 11
第三章 SoC驗證方法學(xué)簡介 12
3.1 SoC設(shè)計挑戰(zhàn) 12
3.1.1 系統(tǒng)設(shè)計方法[4] 12
3.1.2 深亞微米效應(yīng) 13
3.1.3 IP集成 13
3.2 SoC驗證流程 13
3.3 常用驗證技術(shù)分類[5] [6] 15
3.3.1 靜態(tài)技術(shù) 15
3.3.2 仿真技術(shù) 16
3.3.3 硬件加速和原型驗證 16
3.4 驗證平臺策略 17
3.5 本章小結(jié) 19
第四章 SystemVerilog語言簡介 21
4.1 SystemVerilog的特征 21
4.1.1 接口(interface) 22
4.1.2 全局聲明和語句 22
4.1.3 時間單位和精度 22
4.1.4 抽象數(shù)據(jù)類型 23
4.1.5 斷言 24
4.2 SystemVerilog驗證方法學(xué)介紹[13] 24
4.2.1 驗證面臨挑戰(zhàn) 24
4.2.2 SystemVerilog驗證技術(shù) 25
4.2.3 產(chǎn)生帶約束隨機仿真 25
4.2.4 覆蓋率驅(qū)動驗證 26
4.2.5 斷言 27
4.3 基于SystemVerilog的驗證平臺架構(gòu) 28
4.3.1 分層驗證平臺結(jié)構(gòu) 28
4.3.2 自頂向下和自底向上 29
4.3.3 結(jié)果檢查 30
4.3.4 覆蓋率驅(qū)動驗證執(zhí)行 31
4.3.5 使用形式分析 32
4.3.6 產(chǎn)生可重用驗證IP 32
4.4 本章小結(jié) 33
第五章 MEA驗證平臺及流程 34
5.1 驗證環(huán)境介紹 34
5.1.1 SC8800E芯片驗證環(huán)境 34
5.1.2 模塊驗證平臺的頂層結(jié)構(gòu) 36
5.2 MEA模塊驗證平臺的結(jié)構(gòu)規(guī)劃 37
5.2.1 驗證方法與總體結(jié)構(gòu) 37
5.2.2 仿真架構(gòu)的設(shè)計 38
5.3 MEA模塊驗證平臺的設(shè)計實現(xiàn) 38
5.3.1 待測功能列表 38
5.3.2 配置文件 39
5.3.3 數(shù)據(jù)文件 40
5.3.4文件列表 41
5.3.5 編程指南 41
5.3.6 回歸分析 42
5.4 基于SystemVerilog的總線功能模型 42
5.5 與模塊相關(guān)的頂層驗證 43
5.5.1 SystemVerilog描述的中斷處理程序 43
5.5.2模塊間聯(lián)合仿真 44
5.6 FPGA驗證 45
5.7 后仿真 45
5.8 覆蓋率分析 46
5.8.1 VCS工具Coverage Metrics簡介 46
5.8.2仿真腳本 47
5.8.3覆蓋率統(tǒng)計報告 47
5.9 本章小結(jié) 48
第六章 結(jié)論與展望 49
參考文獻 51

關(guān)鍵字：系統(tǒng)級芯片，SystemVerilog，SystemVerilog驗證方法學(xué)

參考文獻
[1] 李小文等。TD-SCDMA——第三代移動通信系統(tǒng)、信令及實現(xiàn)，人民郵電出版社，2003
[2] 謝顯中。TD-SCDMA第三代移動通信系統(tǒng)技術(shù)與實現(xiàn)，電子工業(yè)出版社，2005
[3] 葛翔。SC8800E MEA Design Spec.，展訊通信有限公司內(nèi)部文檔
[4] 魏少軍。SOC設(shè)計方法學(xué)，電子產(chǎn)品世界， 2001，06
[5] Prakash Rashinkar, Peter Paterson, Leena Singh.System-on-a-chip Verification Methodology and techniques. Kluwer Academic Publishers，2002
[6] 曾繁泰，陳美金。EDA工程方法學(xué)，清華大學(xué)出版社
[7] David Dempster Michael Stuart .Verification Methology Mannual Techniques for Verifying HDL Designs. Teamwork International, 2002
[8] 徐英偉，劉佳。SOC功能驗證的特點和方法，微處理機，2006，02
[9] 孟維佳,楊軍?；谑芟揠S機矢量生成的功能驗證，電子器件，2005，01
[10] Reference Verification Methodology User Guide, version 8.6.4, Synopsys, Inc. April 2005