嵌入式系統(tǒng)實(shí)驗(yàn)報(bào)告-并串轉(zhuǎn)換器-VHDL
全文2頁823字 敘述詳盡
1. 實(shí)驗(yàn)前準(zhǔn)備（4分）
1． 繼續(xù)學(xué)習(xí)VHDL。
2． 明確實(shí)驗(yàn)要求和實(shí)驗(yàn)的目的。
3． 分析并串轉(zhuǎn)換器特點(diǎn)并畫狀態(tài)圖和真值表。
4． 查閱資料，為實(shí)驗(yàn)做準(zhǔn)備。
5． 初步設(shè)計(jì)程序，并在機(jī)器上進(jìn)行編譯驗(yàn)證、發(fā)現(xiàn)錯(cuò)誤修改。
得分：
2. 實(shí)驗(yàn)內(nèi)容和目的（4分）
實(shí)驗(yàn)內(nèi)容：
實(shí)現(xiàn)并串轉(zhuǎn)換器：將并行輸入的信號(hào)以串行方式輸出，這里要注意需先對時(shí)鐘進(jìn)行分頻，用得到的低頻信號(hào)控制時(shí)序，有利于觀察結(jié)果（可以通過L燈觀察結(jié)果）。
實(shí)驗(yàn)?zāi)康模?br>掌握并串轉(zhuǎn)換器的設(shè)計(jì)，能把并行的輸入轉(zhuǎn)換成串行的輸出。并且對時(shí)鐘進(jìn)行分頻操作。
得分：
3. 實(shí)驗(yàn)步驟（4分）
1. 創(chuàng)建文本格式文件并保存成擴(kuò)展名為.vhd的文件。
2. 錄入源代碼，保存，并將當(dāng)前文件設(shè)為當(dāng)前工程文檔。
3. 選擇設(shè)備，并為實(shí)體聲明的端口與實(shí)際Pin進(jìn)行匹配。
4. 編譯文件并派錯(cuò)。
5. 模擬，觀察結(jié)果、改正錯(cuò)誤。
6. 根據(jù)實(shí)驗(yàn)要求，對時(shí)鐘進(jìn)行分頻操作
7. 向?qū)嶒?yàn)板下在程序進(jìn)行調(diào)試、演示結(jié)果。
得分：
4. 實(shí)驗(yàn)總結(jié)（4分）
關(guān)于VHDL：通過第三次實(shí)驗(yàn)，更加深入地了解和熟悉了VHDL語言。能比較靈活地使用VHDL語言。特別是這次實(shí)驗(yàn)中對于分頻部分代碼的編寫。
其他： 實(shí)驗(yàn)中設(shè)置了6個(gè)輸入位input : in std_logic_vector (5 downto 0)，和6個(gè)輸出位，為了顯示方便，我設(shè)置了一個(gè)outprint位，用來顯示輸入的位的循環(huán)。實(shí)驗(yàn)的時(shí)候，需要按住使能鍵，輸入的燈就會(huì)往前順移，因?yàn)樵O(shè)置的分頻比較慢，所以效果比較明顯。感覺分頻的作用在顯示輸出的時(shí)候的作用很大。對于分頻在程序中的實(shí)現(xiàn)有了更深刻的認(rèn)識(shí)。

得分：