2.9萬字 有設計代碼
摘要：
采用現(xiàn)場可編程門陣列(FPGA)為控制核心，利用VHDL語言編程，下載燒制實現(xiàn)。將所有器件集成在一塊芯片上，體積大大減小的同時還提高了穩(wěn)定性，可實現(xiàn)大規(guī)模和超大規(guī)模的集成電路，測頻測量精度高，測量頻率范圍大，而且編程靈活、調試方便。簡易數(shù)字頻率計利用復雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時基脈沖發(fā)生器、計數(shù)器、數(shù)據(jù)鎖存和譯碼顯示電路4部分。其中分頻模塊輸出的閘門信號控制計數(shù)器的計數(shù)。計數(shù)模塊由八個十進制計數(shù)器組成，測量范圍0HZ~99MHZ，各計數(shù)器的輸出的BCD碼送譯碼變成十進進制數(shù)送LCD顯示。
關鍵字： 計數(shù) VHDL FPGA 頻率

目 錄

1系統(tǒng)的設計
2 單元電路模塊設計
2.1整形電路
2.2分頻電路
2.3計數(shù)電路
2.4鎖存電路
2.5鍵控電路
3.軟件設計
4.系統(tǒng)測試
5總結
6附錄