fpga實(shí)現(xiàn)差錯(cuò)控制編碼技術(shù).doc
約31頁DOC格式手機(jī)打開展開
fpga實(shí)現(xiàn)差錯(cuò)控制編碼技術(shù),中文提要本文首先介紹了電子設(shè)計(jì)自動化（eda）技術(shù)的主要特征、現(xiàn)狀和前景，并就課題的研究方向做了有關(guān)論述；進(jìn)一步研究了eda技術(shù)的發(fā)展對電路設(shè)計(jì)方法的影響，深入探討了用vhdl語言和復(fù)雜系統(tǒng)可編程邏輯器件(cpld)開發(fā)的基本方法，作為應(yīng)用對象，進(jìn)一步研制、開發(fā)了循環(huán)冗余差錯(cuò)校驗(yàn)編碼(crc)、rs(255,239)編...
內(nèi)容介紹
此文檔由會員 wanli1988go 發(fā)布
中文提要
本文首先介紹了電子設(shè)計(jì)自動化（EDA）技術(shù)的主要特征、現(xiàn)狀和前景，并就課題的研究方向做了有關(guān)論述；進(jìn)一步研究了EDA技術(shù)的發(fā)展對電路設(shè)計(jì)方法的影響，深入探討了用VHDL語言和復(fù)雜系統(tǒng)可編程邏輯器件(CPLD)開發(fā)的基本方法，作為應(yīng)用對象，進(jìn)一步研制、開發(fā)了循環(huán)冗余差錯(cuò)校驗(yàn)編碼(CRC)、RS(255,239)編碼和MD5編碼。通過對前兩種編碼各個(gè)模塊的設(shè)計(jì)，完整闡述了對前兩種編碼軟件部分的設(shè)計(jì)；又通過硬件的測試，完善，修改，最終完成了各自獨(dú)立的編碼程序?；赩HDL語言，利用FPGA器件開發(fā)的差錯(cuò)控制編碼系統(tǒng)，采用了自頂向下的設(shè)計(jì)方法，系統(tǒng)的頂層設(shè)計(jì)和底層設(shè)計(jì)采用原理圖輸入描述和VHDL語言進(jìn)行設(shè)計(jì)，選用當(dāng)前應(yīng)用最廣泛的EDA軟件QUARTUS II作為開發(fā)平臺，所有程序全部通過了該平臺的編譯和功能仿真測試，得出了實(shí)際的仿真波形，最后，對設(shè)計(jì)調(diào)試過程中出現(xiàn)的問題進(jìn)行了分析、研究、解決。我還對上述這些各種編碼的異同點(diǎn)進(jìn)行了總結(jié)，對MD5編碼進(jìn)行了算法分析，從而對這些編碼進(jìn)行研究。
關(guān)鍵詞：
循環(huán)冗余差錯(cuò)校驗(yàn)編碼 FPGA QUARTUS II VHDL語言 RS編碼 MD5
Abstract
This text first introduction electronics design automation(EDA) technique of main characteristic, present condition and foreground, and topic of research the direction did relevant discuss;Further research EDA technique of development to electric circuit design method of influence, thorough study use VHDL language and complications system programmable logic spare part(CPLD) development of basic method, Be application object, further develop, development circulation redundancy mistake the school check code(CRC), RS(255,239) code and MD5 code.Pass to two kinds of ex- code each mold piece of one by one introduction, integrity elaborate to two kinds of ex- code software part of design;The test passed hardware again, perfect, modification, end completion independence of respectively code procedure.According to the VHDL language, application FPGA spare part development of mistake control code system, adoption from crest get down of design method, the crest of the system layer design and first floor design adoption principle diagram importation description and the VHDL language carry on design, choose to use current application most extensive of EDA software QUARTUS II Be development terrace, all all of the procedures passed that edit and translate of terrace and function to imitate true test, give actual of imitate true wave form, end, to design adjust to try to appear in the process of the problem carried on analysis, research, solve.I return various to these code of different and similar point carried on summary, to MD5 code carried on calculate way analysis, thus to these code carry on research.
Keywords:
Cyclic Redundancy Check Field Programmable Gate Array QUARTUS II VHDL language RS code Message-Digest Algorithm 5
目錄
目錄 III
第一章 引言 1
1.1 EDA技術(shù)綜述 1
1.2 本課題的主要研究方向及意義 3
第二章 應(yīng)用EDA技術(shù)實(shí)現(xiàn)差錯(cuò)控制編碼技術(shù) 4
2.1 差錯(cuò)控制編碼技術(shù)介紹 4
2.2 差錯(cuò)控制編碼的總體方案設(shè)計(jì) 4
2.3 循環(huán)冗余差錯(cuò)控制校驗(yàn)碼的設(shè)計(jì) 5
2.3.1 CRC循環(huán)校驗(yàn)碼 5
2.3.2 CRC校驗(yàn)碼的算法分析 6
2.3.3 CRC編碼規(guī)則 6
2.3.4 CRC編碼的舉例 6
2.3.5 CRC碼編碼原理 7
2.3.6 CRC碼編碼系統(tǒng)底部模塊設(shè)計(jì)如圖3所示 8
2.3.7 CRC碼編碼波形仿真圖為圖4所示 9
2.3.8 CRC碼校驗(yàn)原理圖為圖7所示 10
2.3.9 CRC校驗(yàn)碼的系統(tǒng)底部模塊設(shè)計(jì)如圖8所示 11
2.3.10 CRC校驗(yàn)碼波形仿真圖如圖9所示 12
2.3.11 CRC校驗(yàn)碼檢錯(cuò)測試結(jié)果波形圖為圖12所示 13
2.3.12 六個(gè)生成多項(xiàng)式及應(yīng)用范圍 14
2.4 RS（255，239）碼編碼器的算法分析 15
2.4.1 RS碼的編碼 15
2.4.2 RS(255,239)編碼電路的的結(jié)構(gòu) 16
2.5 MD5碼的算法分析 18
2.5.1 MD5的引言 18
2.5.2 MD5的原理 19
2.5.3 MD5算法的安全性考慮 20
2.5.4 MD5的應(yīng)用 20
2.6 CRC碼、RS碼和MD5碼的異同點(diǎn) 20
2.6.1 CRC碼、RS碼和MD5碼的算法差異 20
2.6.2 CRC碼、RS碼和MD5碼的應(yīng)用領(lǐng)域差異 21
2.6.3 CRC碼、RS碼和MD5碼的相同點(diǎn) 21
2.7 差錯(cuò)控制編碼技術(shù)編碼涉及的實(shí)驗(yàn)臺的軟件設(shè)計(jì) 21
第三章 差錯(cuò)控制編碼技術(shù)的開發(fā)體會 24
3.1 算法的重要 24
3.2 硬件對軟件的制約影響 24
3.3 調(diào)試的重要性 24
第四章 結(jié)束語 24
參考文獻(xiàn) 26
致謝 28
附錄（部分源代碼） 29
參考文獻(xiàn)
[1]、潘 松 黃繼業(yè) .《EDA技術(shù)與VHDL》 . 清華大學(xué)出版社
[2]、侯伯亨 顧 新 .《VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)》. 西安電子科技大學(xué)出版社
[3]、杭州康芯電子公司 .《GW48-PK型開發(fā)系統(tǒng)實(shí)驗(yàn)講義》
[4]、王進(jìn)祥 張乃通.RS（255,223）碼編碼器設(shè)計(jì)與CPLD實(shí)現(xiàn)[J].微電子學(xué),1999,29(5):347～350.
[5]、王進(jìn)祥 張乃通.流水線結(jié)構(gòu)RS（255,223）譯碼器的VLSI設(shè)計(jì)[J].計(jì)算機(jī)研究與發(fā)展
[6]、劉大海 孫輝先.RS（255,223）編碼器的實(shí)現(xiàn)[J].宇航學(xué)報(bào),2000,21(3):118-126.
[7]、王進(jìn)祥 毛志剛.上快速乘法器及求逆器的設(shè)計(jì)[J].微電子學(xué),1998(10)
[8]、潘松. 王國棟.VHDL實(shí)用教程[M].成都:電子科技大學(xué)出版社,2000.254-289.
[9]、柳平, 郭毅杰. RS(255,239)碼編碼器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 汕頭大學(xué)學(xué)報(bào)(自然科學(xué)版), 2002,(01)
[10]、 鄒深昌 , 許宗澤. 實(shí)現(xiàn)Reed-Solomon碼的快速解碼[J]. 南京航空航天大學(xué)學(xué)報(bào), 1981,(03)
[11]、楊秀芝, 郭文進(jìn). 基于VHDL的三維位移測控系統(tǒng)設(shè)計(jì)[J]. 福州大學(xué)學(xué)報(bào)(自然科學(xué)版), 2003,(02)
[12]、張久文, 劉莉, 劉映杰. VHDL語言體系及開發(fā)方法探討[J]. ..
本文首先介紹了電子設(shè)計(jì)自動化（EDA）技術(shù)的主要特征、現(xiàn)狀和前景，并就課題的研究方向做了有關(guān)論述；進(jìn)一步研究了EDA技術(shù)的發(fā)展對電路設(shè)計(jì)方法的影響，深入探討了用VHDL語言和復(fù)雜系統(tǒng)可編程邏輯器件(CPLD)開發(fā)的基本方法，作為應(yīng)用對象，進(jìn)一步研制、開發(fā)了循環(huán)冗余差錯(cuò)校驗(yàn)編碼(CRC)、RS(255,239)編碼和MD5編碼。通過對前兩種編碼各個(gè)模塊的設(shè)計(jì)，完整闡述了對前兩種編碼軟件部分的設(shè)計(jì)；又通過硬件的測試，完善，修改，最終完成了各自獨(dú)立的編碼程序?；赩HDL語言，利用FPGA器件開發(fā)的差錯(cuò)控制編碼系統(tǒng)，采用了自頂向下的設(shè)計(jì)方法，系統(tǒng)的頂層設(shè)計(jì)和底層設(shè)計(jì)采用原理圖輸入描述和VHDL語言進(jìn)行設(shè)計(jì)，選用當(dāng)前應(yīng)用最廣泛的EDA軟件QUARTUS II作為開發(fā)平臺，所有程序全部通過了該平臺的編譯和功能仿真測試，得出了實(shí)際的仿真波形，最后，對設(shè)計(jì)調(diào)試過程中出現(xiàn)的問題進(jìn)行了分析、研究、解決。我還對上述這些各種編碼的異同點(diǎn)進(jìn)行了總結(jié)，對MD5編碼進(jìn)行了算法分析，從而對這些編碼進(jìn)行研究。
關(guān)鍵詞：
循環(huán)冗余差錯(cuò)校驗(yàn)編碼 FPGA QUARTUS II VHDL語言 RS編碼 MD5
Abstract
This text first introduction electronics design automation(EDA) technique of main characteristic, present condition and foreground, and topic of research the direction did relevant discuss;Further research EDA technique of development to electric circuit design method of influence, thorough study use VHDL language and complications system programmable logic spare part(CPLD) development of basic method, Be application object, further develop, development circulation redundancy mistake the school check code(CRC), RS(255,239) code and MD5 code.Pass to two kinds of ex- code each mold piece of one by one introduction, integrity elaborate to two kinds of ex- code software part of design;The test passed hardware again, perfect, modification, end completion independence of respectively code procedure.According to the VHDL language, application FPGA spare part development of mistake control code system, adoption from crest get down of design method, the crest of the system layer design and first floor design adoption principle diagram importation description and the VHDL language carry on design, choose to use current application most extensive of EDA software QUARTUS II Be development terrace, all all of the procedures passed that edit and translate of terrace and function to imitate true test, give actual of imitate true wave form, end, to design adjust to try to appear in the process of the problem carried on analysis, research, solve.I return various to these code of different and similar point carried on summary, to MD5 code carried on calculate way analysis, thus to these code carry on research.
Keywords:
Cyclic Redundancy Check Field Programmable Gate Array QUARTUS II VHDL language RS code Message-Digest Algorithm 5
目錄
目錄 III
第一章 引言 1
1.1 EDA技術(shù)綜述 1
1.2 本課題的主要研究方向及意義 3
第二章 應(yīng)用EDA技術(shù)實(shí)現(xiàn)差錯(cuò)控制編碼技術(shù) 4
2.1 差錯(cuò)控制編碼技術(shù)介紹 4
2.2 差錯(cuò)控制編碼的總體方案設(shè)計(jì) 4
2.3 循環(huán)冗余差錯(cuò)控制校驗(yàn)碼的設(shè)計(jì) 5
2.3.1 CRC循環(huán)校驗(yàn)碼 5
2.3.2 CRC校驗(yàn)碼的算法分析 6
2.3.3 CRC編碼規(guī)則 6
2.3.4 CRC編碼的舉例 6
2.3.5 CRC碼編碼原理 7
2.3.6 CRC碼編碼系統(tǒng)底部模塊設(shè)計(jì)如圖3所示 8
2.3.7 CRC碼編碼波形仿真圖為圖4所示 9
2.3.8 CRC碼校驗(yàn)原理圖為圖7所示 10
2.3.9 CRC校驗(yàn)碼的系統(tǒng)底部模塊設(shè)計(jì)如圖8所示 11
2.3.10 CRC校驗(yàn)碼波形仿真圖如圖9所示 12
2.3.11 CRC校驗(yàn)碼檢錯(cuò)測試結(jié)果波形圖為圖12所示 13
2.3.12 六個(gè)生成多項(xiàng)式及應(yīng)用范圍 14
2.4 RS（255，239）碼編碼器的算法分析 15
2.4.1 RS碼的編碼 15
2.4.2 RS(255,239)編碼電路的的結(jié)構(gòu) 16
2.5 MD5碼的算法分析 18
2.5.1 MD5的引言 18
2.5.2 MD5的原理 19
2.5.3 MD5算法的安全性考慮 20
2.5.4 MD5的應(yīng)用 20
2.6 CRC碼、RS碼和MD5碼的異同點(diǎn) 20
2.6.1 CRC碼、RS碼和MD5碼的算法差異 20
2.6.2 CRC碼、RS碼和MD5碼的應(yīng)用領(lǐng)域差異 21
2.6.3 CRC碼、RS碼和MD5碼的相同點(diǎn) 21
2.7 差錯(cuò)控制編碼技術(shù)編碼涉及的實(shí)驗(yàn)臺的軟件設(shè)計(jì) 21
第三章 差錯(cuò)控制編碼技術(shù)的開發(fā)體會 24
3.1 算法的重要 24
3.2 硬件對軟件的制約影響 24
3.3 調(diào)試的重要性 24
第四章 結(jié)束語 24
參考文獻(xiàn) 26
致謝 28
附錄（部分源代碼） 29
參考文獻(xiàn)
[1]、潘 松 黃繼業(yè) .《EDA技術(shù)與VHDL》 . 清華大學(xué)出版社
[2]、侯伯亨 顧 新 .《VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)》. 西安電子科技大學(xué)出版社
[3]、杭州康芯電子公司 .《GW48-PK型開發(fā)系統(tǒng)實(shí)驗(yàn)講義》
[4]、王進(jìn)祥 張乃通.RS（255,223）碼編碼器設(shè)計(jì)與CPLD實(shí)現(xiàn)[J].微電子學(xué),1999,29(5):347～350.
[5]、王進(jìn)祥 張乃通.流水線結(jié)構(gòu)RS（255,223）譯碼器的VLSI設(shè)計(jì)[J].計(jì)算機(jī)研究與發(fā)展
[6]、劉大海 孫輝先.RS（255,223）編碼器的實(shí)現(xiàn)[J].宇航學(xué)報(bào),2000,21(3):118-126.
[7]、王進(jìn)祥 毛志剛.上快速乘法器及求逆器的設(shè)計(jì)[J].微電子學(xué),1998(10)
[8]、潘松. 王國棟.VHDL實(shí)用教程[M].成都:電子科技大學(xué)出版社,2000.254-289.
[9]、柳平, 郭毅杰. RS(255,239)碼編碼器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 汕頭大學(xué)學(xué)報(bào)(自然科學(xué)版), 2002,(01)
[10]、 鄒深昌 , 許宗澤. 實(shí)現(xiàn)Reed-Solomon碼的快速解碼[J]. 南京航空航天大學(xué)學(xué)報(bào), 1981,(03)
[11]、楊秀芝, 郭文進(jìn). 基于VHDL的三維位移測控系統(tǒng)設(shè)計(jì)[J]. 福州大學(xué)學(xué)報(bào)(自然科學(xué)版), 2003,(02)
[12]、張久文, 劉莉, 劉映杰. VHDL語言體系及開發(fā)方法探討[J]. ..
