2.2萬字 104頁





第一章 VHDL硬件描述語言 3

一、HDL語言概述 3

二、VHDL語言元素 3

三、VHDL語言結(jié)構(gòu) 8

第二章 MAX+PLUSⅡ介紹 10

一、 概述 10

二、 MAX+PLUSⅡ的設(shè)計過程 10

三、 MAX+PLUSⅡ的一個簡單使用 12

第三章 CPLD數(shù)字發(fā)展實(shí)驗(yàn)系統(tǒng)簡介 21

一、概述 21

二、管腳對照表 23

三、I/O實(shí)驗(yàn)板可用資源簡介 24

第四章 數(shù)字電路和數(shù)字系統(tǒng)實(shí)驗(yàn) 31

實(shí)驗(yàn)一. 基本門電路實(shí)驗(yàn) 31

實(shí)驗(yàn)二. 3/8譯碼器 33

實(shí)驗(yàn)三. BCD/七段顯示譯碼器實(shí)驗(yàn) 34

實(shí)驗(yàn)四. 計數(shù)器實(shí)驗(yàn) 35

實(shí)驗(yàn)五. 模擬74ls160計數(shù)器實(shí)驗(yàn) 36

實(shí)驗(yàn)六. 交通燈控制器 37

實(shí)驗(yàn)七. 乒乓球游戲機(jī) 39

實(shí)驗(yàn)八. 掃描數(shù)碼顯示器 40

實(shí)驗(yàn)九. 頻率計 42

實(shí)驗(yàn)十. 數(shù)字鐘 44

第五章 綜合數(shù)字系統(tǒng)設(shè)計實(shí)驗(yàn) 45

實(shí)驗(yàn)一 FIR濾波器 45

實(shí)驗(yàn)二 8位CPU模型 46

實(shí)驗(yàn)三 DDS信號源 48

實(shí)驗(yàn)四 數(shù)字存儲示波器 50

附 錄 52

程序源碼及實(shí)驗(yàn)設(shè)計參考： 52