基于FPGA的數字鐘的設計


頁數：7 字數：1181


一 引言
本設計采用EDA以硬件描述語言(VHDL)為系統(tǒng)邏輯描述手段設計文件,在MaxplusII工具軟件環(huán)境下，采用自頂向下的設計發(fā)放，由各個基本模塊共同構建了一個基于FPGA的數字時鐘.
關鍵詞:EDA,FPGA,VHDL, ALTERA, 數字鐘,電子設計
二 課題背景
.利用EDA技術進行電子系統(tǒng)的設計具有以下幾個特點:采用自頂向下的設計方法;用軟件的形式設計硬件;用軟件的方式設計過程中可用相關軟件進行仿真;系統(tǒng)可現(xiàn)場編程,在線升級;整個系統(tǒng)集成在一個芯片上,體積小,功耗低,可靠性高.因此,EDA技術是現(xiàn)代電子設計的發(fā)展趨勢.
三 多功能數字時鐘的設計
本設計采用層次化,模塊化的設計方法,設計了一個簡單的多功能數字鐘.主芯片采用EPF10K10LC84-4.
首先對數字鐘的功能描述如下:
1. 具有時,分,秒計數顯示功能,以12小時循環(huán)計數.
2. 具有清零,調整小時,分鐘的功能.